

Programowanie Sterowników Przemysłowych

Układy sekwencyjne. Programowanie w języku SFC

Paweł Strączyński

p.straczynski@tu.kielce.pl

Katedra Urządzeń Elektrycznych i Automatyki

Politechnika Świętokrzyska



Układy sekwencyjne


Układ sekwencyjny to układ, w którym poziomy sygnałów wyjściowych zależą od poziomów sygnałów wejściowych oraz od stanu wewnętrznego w którym układ znajdował się poprzednio.

Klasyczne metody syntezy układów sekwencyjnych, wykorzystują elementarne układy logiczne, takie jak bramki i przerzutniki. W praktyce stosowanie tych metod ograniczone jest liczbą sygnałów wejściowych i stanów wewnętrznych układu. Bardziej złożone układy sekwencyjne wymagają zastosowania technik dekompozycji i wspomagania komputerowego.


Język SFC

Synteza układu sekwencyjnego przy użyciu sterownika PLC, sprowadza się do opracowania algorytmu sterowania sekwencyjnego, jego implementacji z wykorzystaniem wybranego języka programowania, kompilacji i załadowania do sterownika. W celu usprawnienia procesu syntezy i analizy pracy układu sekwencyjnego, opracowano język SFC (*ang. Sequential Function Chart*). Język ten jest językiem graficznym, który składa się z kilku elementów wykorzystywanych do budowy sieci działań układu sekwencyjnego.


Elementy języka SFC



krok inicjalizacji



krok



przejście

Elementy języka SFC


Krok pełni funkcje elementu wykonawczego. Zawiera instrukcje jakie mają zostać wykonane w danym stanie.

Krok inicjalizacji definiuje instrukcje, które należy wykonać inicjując stan początkowy układu sekwencyjnego.

Przejście pełni funkcje instrukcji warunkowej. Zawiera warunek logiczny, którego spełnienie powoduje przejście do kolejnego kroku.


Elementy języka SFC

Język SFC zakłada, że każdy element kroku musi być poprzedzony elementem przejścia. Wyjątkiem jest element kroku inicjalizacji, który może lecz nie musi być poprzedzony warunkiem przejścia.



Rozgałęzienie alternatywne

W przypadku, gdy zachodzi konieczność wybrania jednej z kilku sekwencji, należy zastosować **rozgałęzienie alternatywne**. Wybór danej sekwencji uzależniony jest od spełnienia jednego z kilku zdefiniowanych warunków.




Sekwencja w której pierwszym krokiem jest krok **k2**, wybrana zostanie tylko wtedy gdy spełniony zostanie warunek **p2**. Gdy spełniony zostanie warunek **p3**, wybrana zostanie sekwencja w której pierwszym krokiem jest krok **k3**.

Jeżeli spełniony zostanie warunek **p4**, to wybrana zostanie sekwencja w której pierwszym krokiem jest krok **k4**.

W przypadku gdy wszystkie warunki (**p2**, **p3**, **p4**) są spełnione wybrana zostanie pierwsza sekwencja od lewej.

Połączenie alternatywne


Alternatywne sekwencje muszą zostać połączone. Do tego celu służy połączenie alternatywne.



Układ przejdzie do kroku **k4** wtedy gdy spełniony zostanie jeden z warunków: **p1**, **p2** lub **p3**

Rozgałęzienie równoległe


Język SFC zakłada możliwość współbieżnego (równoległego) przetwarzania sekwencji. Uruchomienie równoległych sekwencji wymaga użycia rozgałęzienia równoległego.



Spełnienie warunku **p1** spowoduje aktywację wszystkich elementów kroku (**k2**, **k3**, i **k4**), które dołączone są do rozgałęzienia równoległego

Połączenie równoległe


Złączenie sekwencji równoległych realizowane jest przy pomocy operacji **połączenia równoległego**.



Układ przejdzie do kroku **k4** tylko wtedy gdy spełniony zostanie warunek **p4**. Operacja połączenia równoległego pełni rolę operacji synchronizacji.

Przykład 1

Napisz program realizujący sekwencję połączenia wyjść przedstawioną na rysunku.



Po załączeniu wejścia **IO.0**, układ powinien naprzemiennie załączać i wyłączać wyjścia **Q0.0**, **Q0.1**, **Q0.2** oraz **Q0.3**. Czas trwania załączenia wyjść **Q0.0** i **Q0.1**, określony jest czasem pracy timera **T1**.

Czas trwania załączenia wyjść **Q0.2** i **Q0.3**, określony jest czasem pracy timera **T2**. Uwaga po wyłączeniu wejścia **IO.0**, układ powinien dokończyć sekwencję


Przykład 1 - stany

Układ może znaleźć się w trzech stanach:

STAN0 - inicjacja, zerowy stan układu, realizowane są instrukcje z kroku **K0**, czyli wyłączone są wyjścia **Q0.0**, **Q0.1**, **Q0.2** oraz **Q0.3**.

STAN1 - stan pierwszy, realizowane są instrukcje z kroku **K1**, czyli załączone są wyjścia **Q0.0** i **Q0.1** oraz wyłączone wyjścia **Q0.2** i **Q0.3**.

STAN2 - stan drugi, realizowane są instrukcje z kroku **K2**, czyli załączone są wyjścia **Q0.2** i **Q0.3** oraz wyłączone wyjścia **Q0.0** i **Q0.1**.



Przykład 1 - przejścia


Zdefiniowane są przejścia pomiędzy krokami:

P0 - przejście z kroku K0 do K1, realizowane gdy zmieni się stan wejścia I0.0 z 0 na 1.


P1 - przejście z kroku K1 do K2, realizowane gdy timer T1 skończy odmierzać czas.

P2 - przejście z kroku K2 do K1, realizowane gdy timer T2 skończy odmierzać czas i wejście I0.0 jest w stanie wysokim.

P3 - przejście z kroku K2 do K0, realizowane gdy timer T2 skończy odmierzać czas i wejście I0.0 jest w stanie niskim.




Przykład 1 – realizacja w języku drabinkowym



Network1: sekwencer, krok 0

Algorytm siatki 1 określa kiedy program znajduje się w kroku 0 (K0). Pierwsza gałąź uaktywnia element K0, tylko podczas pierwszej aktywacji siatki (FirstScan) a więc po uruchomieniu programu i wtedy gdy program nie znajduje się ani w pierwszym (K1) ani drugim (K2) kroku. Gałąź ta umożliwia zainicjowanie układu sekwencyjnego czyli wprowadzenie go do kroku K0 po uruchomieniu sterownika. W trakcie kolejnych aktywacji siatki, pierwsza gałąź jest stale nieaktywna a aktywacja elementu K0 wymaga aktywacji drugiej lub trzeciej gałęzi siatki. Druga gałąź siatki, definiuje warunek przejścia z kroku 2 do kroku 0. Jest to warunek P3 z rysunku 8. Jest on spełniony wtedy gdy zakończył się krok 2 i przełącznik START (I0.0) jest wyłączony. Aktywacja drugiej gałęzi ma charakter impulsowy. Gałąź trzecia realizuje funkcję podtrzymania aktywnego kroku 0. Wraz z załączeniem przełącznika START podtrzymanie jest przerywane (warunek przejścia P0) i K0 zmienia stan z wysokiego na niski.

Przykład 1 – realizacja w języku drabinkowym




Algorytm siatki 2 określa kiedy program znajduje się w kroku 1 (K1). Pierwsza gałąź jest załączana wtedy gdy program wychodzi z kroku 0, generowany jest wtedy impuls, który podawany jest na element K1. Druga gałąź, definiuje warunek przejścia do kroku 1 z kroku 2. Jest to warunek P2 z rysunku 8, który jest spełniony wtedy gdy program wyszedł z kroku 2 i załączony jest przełącznik START. Podobnie jak w przypadku pierwszej gałęzi, aktywacja drugiej gałęzi ma charakter impulsowy. Trzecia gałąź realizuje funkcję podtrzymania wysokiego stanu elementu K1 przez czas pracy timera 1.

Po tym czasie podtrzymanie jest przerywane i program wychodzi z kroku 1. Jest to warunek przejścia P1 z rysunku 8.

Network2: sekwencer, krok 1


Przykład 1 – realizacja w języku drabinkowym



Algorytm siatki 3 określa kiedy program znajduje się w kroku 2 (K2). Pierwsza gałąź jest załączana wtedy gdy program wychodzi z kroku 1. Generowany jest wtedy impuls, który podawany jest na element K2. Druga gałąź realizuje funkcję podtrzymania wysokiego stanu elementu K2 przez czas pracy timera 2. Po tym czasie podtrzymanie jest przerywane i program wychodzi z kroku 2.

Network3: sekwencer, krok 2


Przykład 1 – realizacja w języku drabinkowym



Algorytm siatki 4 określa działania które realizowane są wtedy gdy program znajduje się w kroku 0.
W tym kroku zerowane są wszystkie bity portu QB0.

Network4: akcje, krok 0


Przykład 1 – realizacja w języku drabinkowym



Network 5 i 6: akcje, krok 1

Algorytm zrealizowany w siatkach 5 i 6 określa działania jakie wykonywane są wtedy gdy program znajduje się w kroku 1. W siatce 5, program ustawia pierwsze dwa bity portu QB0 (pozostałe są zerowane) oraz uruchamia timer 1 (T1). W siatce 6, program sprawdza czy timer 1 zakończył pracę. Jeżeli tak to generowany jest impuls, który podawany jest na element TIMER_1. Impuls ten przerywa podtrzymanie stanu wysokiego elementu K1 (siatka 2) a tym samym kończy krok 1

Przykład 1 – realizacja w języku drabinkowym



Algorytm realizowany w siatkach 7 i 8 określa działania jakie wykonywane są wtedy gdy program znajduje się w kroku 2. W siatce 7, program ustawia 3 i 4 bit portu QB0 (pozostałe bity są zerowane) oraz uruchamia timer 2 (T2) . W siatce 8, program sprawdza czy timer 2 skończył pracę. Jeżeli tak to generowany jest impuls, który podawany jest na element TIMER_2. Impuls ten przerywa podtrzymanie stanu wysokiego na elemencie K2 (siatka 3) a tym samym kończy krok 2

Network 7 i 8: akcje, krok 2